

Marinelli

MEMORIE RAM PER SISTEMI

CON CPU 13 e CPU 18M

- RA008- ME006

DESCRIZIONE DI FUNZIONAMENTO

cod. 831.30.1

MEMORANDUM FOR THE DIRECTOR

FROM: CHIEF OF BUREAU

SUBJECT: [Illegible]

DATE: [Illegible]

BY: [Illegible]

MEMORIE RAM PER SISTEMI CON CPU 13 E CPU 13M

Descrizione di funzionamento cod. 831.30.1

Generalità	▽
RAM DINAMICHE 64 KB. - RA008	1
RAM DINAMICHE 32 KB CON LOOK AHEAD ME006	2

1955
1956
1957

1958
1959
1960

1961
1962
1963

1964
1965
1966

1967
1968
1969

1970
1971
1972

1973
1974
1975

1976
1977
1978

1979
1980
1981

GENERALITA'

A partire da Maggio 1980, le piastre RAM per sistemi con CPU13 e CPU13M (RAM8x e RAM16) sono state sostituite con un unico tipo di piastra RA008 (circuito stampato RA32UP) di capacità modulare da 8 e 64 K Bytes.

Le caratteristiche principali di questo tipo di piastra sono le seguenti:

- 1 - circuito stampato multilayer
- 2 - possibilità di utilizzare componenti RAM da 4 Kbit o da 16 Kbit
- 3 - Introduzione del bit di parità
- 4 - Montaggio dei componenti RAM su zoccolo
- 5 - utilizzo di interruttori dip-switches per la definizione delle predisposizioni.

Il vantaggio principale nell'impiego delle RAM da 64 K Bytes consiste nel risparmio di posti piastra, particolarmente utile in zone DMA. Inoltre, 2 parità di capacità esse risultano economicamente più convenienti.


Per quanto riguarda invece la prestazione del controllo di parità, si rammenta che essa può essere sfruttata solo su sistemi che utilizzano la CPU13M (TC1800 - BCS3030 P6066). In tutti gli altri casi la prestazione deve essere esclusa a livello ponticelli.

Il sistema P6066 inoltre, utilizza come riserva di RAM per i microprogrammi un altro tipo di riserva: MEØØ6 di capacità 32 kbytes. Questo risulta sensibilmente più veloce della RAØØ8, quando gli accessi alla memoria avvengono in modo sequenziale, in quanto è dotata di una logica di prelettura (look Ahead).

Per motivi di disturbi non è consentito utilizzare questo tipo di riserva in zone DMA, per cui il suo impiego è limitato al sistema P6066 in zone UC.

Bibliografia di riferimento:

- CPU 18 . descrizione di funzionamento - - - - - cod. 805.30.1
- Memorie per sistemi con CPU 18 - - - - - cod. 826.30.1
descrizione di funzionamento
- MEMORIE RAØØ8 e MEØØ6 - - - - - cod. 831.Ø1.Ø
raccolta schemi
- Punticellature e note per l'installazione - BIT cod. 831.6Ø.1
della riserva RAØØ8



RA008

-

1

-

RAM DINAMICHE DA 64 KB. RA 008.

La piasse in oggetto è composta da 2 moduli di memorie della capacità massima di 32 kb, ciascuno rispetto alle piasse utilizzate in precedenza, esse presentano un diverso modo di programmazione degli indirizzi ricorrendo; infatti è possibile, tramite ponticelli, definire un "range" delimitato da due valori di indirizzi: START e STOP, entro il quale la piasse si ritiene selezionata. Questo range, può variare da 4 kb a 32 kb indipendentemente dalla capacità dei componenti di RAM utilizzati per cui è possibile, specialmente durante l'esecuzione di programmi diagnostici molto severi (es. al SUCR.) restringere e precisare le zone di "Testare", con conseguente notevole risparmio di tempo.

Al principio di funzionamento dei comparatori utilizzati per riconoscere l'indirizzo può essere sintetizzato in questo modo: un comparatore controlla che l'indirizzo ricevuto non sia minore dell'indirizzo programmato sui ponticelli di START; e un secondo comparatore controlla che lo stesso indirizzo non sia maggiore dell'indirizzo programmato sui ponticelli di STOP. Se non si verifica nessuna di queste condizioni la piasse si ritiene ed avvia la temporizzazione di scanso, in caso contrario attiva la sua segnalazione INVOO (indirizzo fuori memoria)

2023-24

2023-24

2023-24

2023-24

2023-24

2023-24

2023-24

2023-24

2023-24

2023-24

2023-24

2023-24

2023-24

2023-24

2023-24

2023-24

2023-24

2023-24

2023-24

2023-24

2023-24

2023-24


2023-24

2023-24



2023-24

2023-24

SELEZIONE MODULI



Attraverso il segnale ALMUA (controllato da ponticello) è possibile disabilitare in blocco la piastra. Questo può essere utile in produzione per collaudare a lungo la logica di riarmo senza il pericolo di scritte abusive. Ovviamente questo ponticello dovrà sempre essere aperto in condizioni di normale funzionamento.




NOME DEI PIN		
DIN = INGRESSO DATI	WRITE = COMANDO DI SCRITTURA	V _{G6} = +12 VOLT
DOU = USCITA DATO	RAS = STROBE DI INDIRIZZAMENTO RIGA	V _{CC} = +5 VOLT
A ₀ + A ₆ = INGRESSO INDIRIZZI	CAS = STROBE DI INDIRIZZAMENTO COLONNA	V _{SS} = 0 VOLT
CS = SELEZIONE CHIP	V _{BB} = -5V (attento con diodi Schottky - EOL)	

PER DISABILITARE UN MODULO DI DA' L'INDIRIZZO A STOP INFERIORE A QUELLO DI START


selezione pin
SELEO = pin 6

BIT DI PARITA' →
CONTROLO DI PARITA'
IN CERTI RAM
NONCI SONO
RIKED - 1-15
inferno 12,7 μs

CLOCK = pin 6



= indifferente



DESCRIZIONE DELLO SCHEMA A BLOCCHI

Come si può facilmente rilevare, l'interfaccia verso la CPU o la ROMHA è esattamente uguale a quella delle precedenti piastre di RAM dinamiche, ad eccezione della segnalazione di errore di parità - ERPAN - che è specifica delle nuove piastre e che, si ricorda, può essere gestita solo dalle CPU IBM.

Le operazioni che la piastra in oggetto può eseguire si possono riassumere in:

- cicli di scrittura dati in memoria e calcolo parità
- cicli di lettura dati e controllo parità
- cicli di refresh.

I cicli suddetti sono assicurati tra di loro e mutuamente esclusivi nel senso che se è in corso un ciclo di refresh (CIRIO) si ritarda un eventuale ciclo di lettura/scrittura e viceversa, se è in corso un ciclo utile di lettura/scrittura (CUCO) si ritarda l'eventuale richiesta di refresh.

La piastra ha un proprio oscillatore al quarzo che fornisce una frequenza di 20 MHz (CLOSH). Per collaudi in produzione, questo clock interno può essere disabilitato (PUCKO) e sostituito con un clock esterno (PULKO). Il clock di uscita (CLOCO) viene utilizzato come base per tutte le temporizzazioni di piastra. Attraverso un F/F e 2 contatori si ottiene il segnale RIREO che rappresenta la frequenza delle richieste di refresh per ogni riga della matrice (128 righe per chip da 16K bit)

RIREO ha un periodo di $12,8 \mu\text{sec}$;
si uccorde e tale proposto che le 128 righe della matrice
devono essere "rinfrescate" ogni 2 msec;
ad ogni RIREO, viene prenotato un ciclo di rinfresco (REFRO)
e, se non ci sono cicli di lettura o scrittura in corso, viene
fatto partire il ciclo stesso con VIARN e ASCIO. Questi
sbloccano lo shift-register $TE_{000} \div TE_{050}$ che fornisce la
temporizzazione di accesso alla memoria. L'indirizzo delle
righe da rinfrescare è fornito dal componente LSI ME25
il quale provvede a incrementarlo ad ogni ciclo. Tramite FIRIN.

I Bits di indirizzo indirizzati alle RAM possono
essere 6 o 7 a seconda che siano utilizzati chips da
4096 bit o da 16384 bit. A tale scopo, sono utilizzati 4
pauticelli (due per ogni modulo)*. Se si utilizzano chips
da 16 Kbit il bit più significativo dell'indirizzo (ADD60)
viene portato tramite paucicello, direttamente alle RAM (pin 13)
mentre se si utilizzano i chip da 4 Kbit, lo stesso pin 13
funge da chip-select per cui deve essere collegato a massa
tramite il secondo paucicello.

NOTA * - essendo 2 gruppi di paucicelli separati tra loro,
è possibile equipaggiare la macchina con due moduli
che utilizzano chips diversi: uno da 4 Kbit e l'altro da 16 Kbit.

il ciclo di lettura/scrittura (cicli utili) inizia sempre a fronte di un comando proveniente da CPU o da DMA attraverso il segnale $WB_{COO}^{(STRAB)}$ che rappresenta lo stato dell'indiviso presente sul bus $BC_{000} \div BC_{150}$.

I 5 bits più significativi dell'indiviso, cioè quelli che vengono usati dai comparatori, devono essere stabilizzati sul fronte di WB_{COO} in impedire che comparazioni siano in ingresso ai comparatori facendo partire dei cicli abnormi. Inoltre il segnale WB_{COO} , che crea sincronizzato con il clock di bus e rifasato di almeno 100 nanosecondi in dove Tempo di comparazioni di

ricomincia l'indiviso; A questo scopo sono utilizzati i F/F $S_{1110} - S_{1120} - S_{1130}$. Se l'indiviso fornito dalla

CPU o del DMA è comparato nel range definito dai gruppi di polifasi di start-stop.

nasce uno dei 2 segnali di ricerca AM_{100} , AM_{101}

che definiscono la ricerca della prima in ciclo

di lettura/scrittura (SEL_{10}); questo, analogamente e

chiuso assicurando la sicurezza, sblocca lo shift

segnale che definisce il Tempo di ricerca in memoria.


Sincronizzato con l'indiviso stesso shift-regista memorizza

i segnali di ricerca tipo/codice, RAS e CAS mentre

lo stesso comparatore LSI HE_{25} provvede a fornire la

comparazione di indiviso di tipo e colore

multiplexando i $BC_{000} - BC_{130}$ che entrano al suo ingresso.



Lo stesso latch utilizzato per stabilizzare i bits più significativi dell'indirizzo, stabilizza anche i due segnali di qualifica operazione: $\overline{WMBMN}$ - $\overline{WMBPN}$; quando questi 2 segnali sono entrambi a 1, cioè in lettura, nasce la condizione $RECOO = 1$ che caratterizza appunto i cicli di lettura, aprendo il bus di uscite $ME000 \div ME150$ e abilitando il controllo di parità.

LOGICA DI PARITÀ

1. Scrittura.

Il canale dati da scrivere in memoria $DIN00 \div DIN70$ viene portato in ingresso a 2 POMA (parity-checker) - che forniscono in uscita le segnalazioni di parità o disparità sui bit a 1.


In scrittura, il bit 9 in ingresso ai POMA (piedino 9) viene forzato a 0 attraverso i Multiplexer che, selezionati da $RECOO = 0$ (operazione di scrittura) ripetono, invertendolo la segnalazione del dip-switch. $ABIP0$, normalmente = 1.

In uscita ai POMA avremo le segnalazioni $PARMN = 0$ se il n° di Bit a 1 del BYTE $DIN00 \div DIN70$ è pari oppure $PARMN = 1$ se il n° di Bit a 1 di $DIN00 \div DIN70$ è dispari. Analogamente, $PARPN$ controlla la parità sul BYTE $DIN80 \div DINF0$. In scrittura, $PARMN$ e $PARPN$ sono utilizzati come dati in input per i 2 chip di parità.

Chiudendo il dip-switch ABIPO ($=\emptyset$) si provoca un errore nel calcolo delle parità sui POMA, per cui questa operazione è da effettuarsi per verificare (in sede di collaudo), il buon funzionamento delle logiche di parità.


2 - lettura

La condizione di lettura, è determinata dal segnale RECOO a livello 1, per cui i MULTIPLEXER portano in ingresso al bit 3 dei POMA i segnali di uscite dei 2 bit di parità UPMN $\emptyset$ e UMPN $\emptyset$ che possono essere indifferentemente 1 o 0 e scade delle parità. In lettura quindi i POMA controllano effettivamente 3 Bits e ne segnalano sempre tramite PARMN e PARPN, l'eventuale errore di parità. se, ciò si verifica, si setta EPAR $\emptyset$ che genera la segnalazione ERPAN verso la CPU. Questo si traduce in una microinterruzione interna asincrona di LIV. 3A. Come si è già accennato, solo i sistemi con CPU IBM possono gestire tale tipo di interruzione. per cui sulle piastre di RAM esiste la possibilità di interrompere (tramite dip-switch) la segnalazione ERPAN stessa. In questo caso la logica sopra descritta continua a lavorare regolarmente, ma non viene innescata alla CPU l'eventuale segnalazione di errore.



FUNZIONE DEI SEGNALI RIPORTATI
NELLE FORME D'ONDA

RIREO	Frequenza cicli di RINFRESCO
SIN10	Sincronizzazione VBC00 con clock di piastra RA008
SIN20	Ritardo VBC00 per comparazione indirizio.
SIN30	MASTRO DI generazione "FUORI MEMORIA" se indirizio non riconosciuto
SELE0	Piastra selezionata per lettura/scrittura. dopo riconoscimento indirizio
SELBO	Prenotazione ciclo di lettura/scrittura
REFRO	Prenotazione ciclo di rinfresco
CIRIO	Ciclo di rinfresco in corso
CIUCO	Ciclo utile (lettura/scrittura) in corso.
TE00-50	Temporizzazione di accesso alla memoria RAM.
FINE0	Fine ciclo.
RASXH	STROBE per indirizzi di riga.
CAS0N	STROBE per indirizzi di colonna.
MEDCH	STROBE DI CICLO UTILE EFFETTUATO (sblocca Temporizzazione di VC)



100
100
100
100
100

82298-0
100 100 100 100 100
100 100 100 100 100

. MEØØ6 .

2

RAM DINAMICHE DA 32 K B CON LOOK AHEAD - ME006

La piasse in oggetto contiene oltre a 32 K bytes di memoria dinamica, la logica di temporizzazione, di look-AHEAD, di riupescer e di parol. Essa può coprire uno dei seguenti 4 RANGE di indirizzi:

0000	-	3FFF
4000	-	7FFF
8000	-	BFFF
C000	-	FFFF

E' possibile inoltre, effettuare l'acceccamento del primo o dei primi due bank di 2 K words, tramite ponticelli; in tal caso, il o i bank accecati vengono considerati non esistenti da parte delle CPU.


L'aspetto qualificante di queste piasse è senza dubbio il meccanismo di look-AHEAD che può essere implementato nel modo seguente: quando la CPU sta eseguendo il fetch di istruzioni ad indirizzi sequenziali, vengono velocizzate le letture facendo in modo che, mentre la CPU sta decodificando una microistruzione che era memorizzata all'indirizzo I, la memoria provveda a fare una prelettura della microistruzione memorizzata all'indirizzo I+1; se il prossimo ciclo di memoria comandato da CPU sarà effettivamente all'indirizzo I+1, la memoria avrà già il dato pronto e potrà immediatamente inviarlo alla CPU (risparmiando così il tempo di accesso alla RAM)

Subito dopo ripartito una nuova prelettura all'indirizzo $I+2$ e così via Questi tipi di cicli vengono definiti cicli veloci. Quando invece la memoria riceve un comando di lettura ad un indirizzo che non è successivo al ciclo precedente (risturni di salto) oppure, quando il ciclo precedente era un ciclo di scrittura, allora l'operazione di look AHEAD non ha effetto e viene quindi eseguito un ciclo definito lento che consiste nell'annullare la temporizzazione di accesso alle RAM in modo normale.

Considerando che la pila $HEX06$ è utilizzata solo come memoria microprogrammi e che in queste zone l'80% degli accessi è di tipo sequenziale, la velocizzazione che ne risulta è considerevole.

Si ricorda che l'utilizzo di queste pile è limitato al solo sistema P6066 e solo nelle zone U.C in quanto per problemi di velocità la pila non può lavorare in zone DHA.

Handwritten text in a cursive script, likely Urdu or Persian, covering the main body of the page. The text is arranged in approximately 12 horizontal lines, with some lines being longer than others, suggesting a continuous flow of writing. The ink is dark and the paper appears aged.



NOME DEI PIN

DIN = INGRESSO DATI	WRITE = COMANDO DI SCRITTURA	V _{DD} = +12 VOLT
DOUT = USCITA DATI	RAS = STROBE DI INDIRIZZAMENTO RIGA	V _{CC} = +5 VOLT
A ₀ -A ₆ = INGRESSO INDIRIZZI	CAS = STROBE DI INDIRIZZAMENTO COLONNA	V _{SS} = 0 VOLT
CS = SELEZIONE CHIP	V _{BB} = -5V ottenuto con divider	


INDIRIZZI	PONTICELL
80000 ÷ 3FFF	1-46
40000 ÷ 7FFF	2-15
8000 ÷ BFFF	1-46
2-15	4-13
3-14	2-15
4-13	4-13
ACCREDITAMENTO PRIMA 2KV	5-12
" " " " 9KV	-
Memoria Accreditamento	6-11




Puntelli - Puntelli
8800 ÷ BFFF

Ponticelli x funzionalmente emulato
La ZONA DMA
(NB. Non si devono effettuare ponticelli perché la prima linea è sempre

KIRIO = Puntelli 15



Puntelli LO - USION (ZONA)



INTERFACCIA ME006 ↔ CPU		
SEGNALI	LIVELLO	SIGNIFICATO
ECB00 ECB15	0	CANALE DATI MEM ← UC
ME000 ME150	1	CANALE DATI MEM → UC
VB000 VB150	100ns	SEGNALE DI VIA MEMORIA
BC000 BC150	1	CANALE INDIRIZZI
MEM00 MEM150	M P	Scrittura 16 Bit
MEM00 MEM150	M P	Scrittura Byte - S...
MEM00 MEM150	M P	" " " + "
MEM00 MEM150	M P	Leggiti 16 Bit
ME000 ME150	1	STROBE DI FINE CICLO MEMORIA
IN000 IN150	1	FUORI MEMORIA
ERR00 ERR150	0	ERRORE DI PARITA'
DIMEM	0	DISABILITA MEMORIA DA SUCE
RESEN	0	RESET DA ALIMENTAZIONE

DESCRIZIONE DELLO SCHEMA A BLOCCHI

I BITS DI indirizzo sul BUS BC000 ÷ BC150 vengono rigenerati mediante doppie inversione e vanno agli ingressi di 4 contatori che costituiscono il registro indirizzi della memoria. Questo registro (che viene incrementato di 1 ad ogni ciclo di lettura) viene a sua volta comparato mediante 3 comparatori a 5 BIT con lo stesso BUS BC000 ÷ BC150 per verificare se l'indirizzamento proveniente da CPU è quello successivo al ciclo precedente. Se così avviene nasce la segnalazione COVAN (= confronto valido) che darà l'abilitazione a far partire un ciclo di lettura veloce perché in queste condizioni il dato è già disponibile sul registro RV000 ÷ RV150. Il registro indirizzi evolve con il clock CLINO che nasce ad ogni ciclo utile di memoria. Il registro indirizzi viene incrementato di 1 se ADDEN è alto, mentre viene resettato con il valore del BUS BC se il ciclo precedente era un ciclo di scrittura oppure se il nuovo indirizzo non è sequenziale al precedente. Le uscite del registro indirizzi (AD000 ÷ AD007) vengono inoltre portate al componente HE25 che provvederà a multiplexarle durante l'evoluzione dello shift-register di Temporizzazione per fornire gli indirizzi di RIGA e di colonna alle memorie. La selezione di questo multiplexer è data da ROENO. Lo stesso componente

ME25, contiene inoltre un registro utilizzato per indirizzare la memoria durante i cicli di refresh; Tale registro si incrementa di uno ad ogni ciclo di refresh, attraverso il segnale REFRO.

I BIT 14 e 15 del BUS indirizzi, vengono utilizzati per definire il range di indirizzi che la piasse può coprire, e il loro livello determina quindi la selezione o meno delle piasse stesse. Il BIT 0 è utilizzato invece per effettuare l'eventuale eccitamento del primo o dei primi 2 Kword. (Il P6066, che ha i microprogrammi allocati agli indirizzi 8000 ÷ BFFF, richiede l'eccitamento dei primi 2 Kword da 8000 a 87FF perché a quegli indirizzi sono allocate le PROM del Loader.)

La partenza di un ciclo utile di memoria, è condizionata dal segnale VBC00 proveniente da CPU; Questo deve essere sincronizzato con il clock di piasse attraverso i F/F VBISO e VIMEO. Se, con VIMEO in set, la piasse si è selezionata (SEMAN), viene prenotato un ciclo ^(utile) di memoria (CIURN).

Se ^{non} c'è una operazione precedente in corso oppure un ciclo di refresh, viene avviato effettivamente il ciclo con il F/F CUMAO che sblocca lo shift-registri di Temporizzazione di accesso alle RAM. CIURN è utilizzato inoltre per specificare l'informazione relativa al tipo di ciclo in corso: Lettura o scrittura. (READO = 1 = lettura; READO = 0 = scrittura)

1. 1950-51

2. 1951-52

3. 1952-53

4. 1953-54

5. 1954-55

6. 1955-56

7. 1956-57

8. 1957-58

9. 1958-59

10. 1959-60

11. 1960-61

12. 1961-62

13. 1962-63

14. 1963-64

15. 1964-65

16. 1965-66

17. 1966-67

18. 1967-68

19. 1968-69

20. 1969-70

21. 1970-71

22. 1971-72

23. 1972-73

24. 1973-74

Se il ciclo è un ciclo di lettura, attraverso il F/F CILEO si mantiene lo shift-register attivo anche dopo la conclusione del ciclo stesso (MEOCH) finché in questo caso, occorre effettuare un ^(2°)ciclo (di prelettura) all'indirizzo successivo. Il dato letto dalla RAM viene caricato nel REGISTRO RU con il clock STUMO e successivamente passato all'UC con il fronte di MEOCH. In lettura MEOCH può essere generato in 2 tempi diversi: con MELSO durante i cicli lenti e con MEVEO durante i cicli veloci. In quest'ultimo caso MEOCH viene generato con molto anticipo essendo il dato da inviare già disponibile su RU per effetto di una prelettura precedente. Nei cicli di scrittura, MEOCH viene generato sempre da MELSO; mentre nel caso di "fuori memoria" è generato da HEFMO.

Cicli di RINFRESCO

La temporizzazione di rinfresco è ottenuta mediante un F/F e 2 contatori che forniscono la regolazione RIRIO con periodo di 12,8 μ sec. Se non vi sono cicli utili in corso, viene innescato il ciclo di rinfresco con REFRH che sblocca lo shift-register di temporizzazione di accesso. Durante l'evoluzione delle temporizzazioni nasce RASCH che temporizza le uscite di HE25 il quale nel frattempo

Fornisce gli indirizzi di tipo, prelevandoli dal suo registro interno, selezionato da REFRO.

Nelle pagine seguenti, sono riportate le forme d'onda relative ai diversi cicli di memoria possibili: scritture - letture lente, letture veloci, rinfresco.


Logica di PARITA'


Sulla piasola ME006 la logica di parità è sempre inserita e ciò comporta la necessità di gestire tale piasola unicamente con CPU's di Tipo velocizzato.

I due parity-checker usati per il controllo di parità agiscono sia in lettura che in scrittura, però, mentre in lettura i 2 bits di parità H0B00 e H0B10 sono abilitati e ponono ($READO=1$) e ad essere controllati insieme ai D1000 ÷ D1150, in scrittura H0B00 e H0B10 sono forzati a 0 (da $READO=0$). In scrittura, ^{quindi} sono gli stessi Parity-checker che forniscono il livello 1 a 0 sui bit di parità e secondo del n° di Bit a 1 presenti nei Bytes. D1000 ÷ D1070 e D1080 ÷ D1150. Le uscite dei Parity-checker, in scrittura, costituiscono il dato in input per le 2 RAM di parità.


La segnalazione di errore ERPAM, nasce da uno dei 2 Parity-checker rileva in lettura (su 9 bit) un n° dispari di bit a 1.


CICLO DI SCRITTURA SEGUITO DA CICLO DI LETTURA







CICLO DI LETTURA LENTO SEGUITO DA PRELETTURA ALL'INDIRIZZO SUCCESSIVO.





CICLO DI LETTURA VELOCE SEGUITO DA PRELETTURA ALL'INDIRIZZO SUCCESSIVO E DA CICLO DI RINFRESCO





FUNZIONE NELLE	DEI FORME D'ONDA	RAPPRESENTATI
VB600	Sincronizzazione VB600 con Clock di master	
VIMEO	Via ciclo utile di memoria	
CIURO	Prenotazione ciclo utile di memoria	
CUMAO	Ciclo utile di memoria in corso	
TE00-04	Temporizzazione di accenso alla memoria RAM.	
TE110	Temporizzazione di CLINO	
TE120	Temporizzazione RAS	
TEV00	Temporizzazione di CIURO	
RECUO	Reset di CILEO	
CLINO	Clock indirizzi per registro indirizzi	
SMESH	Temporizzazione di MEOCH in scrittura.	
ABITO	Abilita Temporizzazione di accenso alla RAM	
COVAO	Confronto Valido (BC = Registro indirizzi)	
SELVO	Selezione ciclo veloce. alle cadute di CLINO	
ADDEH	$Se = 1 = \text{registro indirizzi} + 1$ - $Se = 0 =$ Preset registro indirizzi con BC	
READO	Ciclo utile di lettura.	
LELEO	Lettura Lenta in corso	
CILEO	Ciclo di lettura RAM in corso (also durante prelettura)	
VRIPO	$Se = 1 =$ IP ciclo precedente us di scrittura (disabilita comparatori)	
RASON	STROBE di upe	
CASON	Strobe di colonne.	
ROENO	Commutazione MTPX upe colonne su ME25	

MELSO	Generazione di MEOCH durante i cicli lenti o scritture.
MEOCH	segnalazione di fine ciclo utile (obbloria la Temporalizzazione di VC)
MEDIO	Usate MEDO-15- disabilitate.
MEVEN	Generazione di MEOCH durante i cicli veloci
REREO	Prenotazione ciclo di riposo.
MOREN	Blocca riposo durante i cicli utili
REFRO	Ciclo di riposo in corso.
RIRIO	Frequenza di richieste cicli di riposo

MEMORANDUM FOR THE RECORD

Subject: [Illegible]

Reference is made to [Illegible]

[Illegible]

[Illegible]

[Illegible]

[Illegible]

RECEIVED

RECEIVED

RECEIVED

RECEIVED

INDICE

CPU 19 M	Pag. 3.01
VELOCIZZAZIONE	" 3.01
Velocizzazione della fase alfa (275 ns)	" 3.02
TEMPORIZZAZIONE DELLA FASE ALFA	" 3.04
TEMPORIZZAZIONE IN FASE B (con parallelismo 16 BIT) .	" 3.06
NUOVE MICRO ISTRUZIONI	" 3.09
SUDDIVISIONE DELLA MICROISTRUZIONE PER FUNZIONI	" 3.11
MICRO INTERRUZIONI INTERNE ASINCRONE	" 3.13

CPU 19 M

La CPU 19 M é stata modificata per i seguenti motivi:

- Velocizzazione delle microistruzioni.
- Incremento del SET di microistruzioni.
- Scelta dell'indirizzo di caricamento del microprogramma al RESET (8000 oppure C000).
- Modifica delle microinterruzioni interne asincrone, con l'aggiunta della microinterruzione di CHECK di memoria.

1.1 VELOCIZZAZIONE

La CPU 19 M prevede la velocizzazione su tre stati diversi:

- Velocizzazione della fase alfa, quindi di tutte le microistruzioni di 275 ns.
- Velocizzazione della fase Beta delle microistruzioni di lettura in memoria a parallelismo 16 BIT (Word), con incremento o decremento dell'indirizzatore di MEMORIA (225 ns + 275 ns di fase alfa = 500 ns)
- Velocizzazione della fase Beta delle microistruzioni di lettura in memoria a parallelismo 8 BIT (Byte), con incremento o decremento dell'indirizzatore di memoria (200 ns + 275 ns di fase alfa = 475 ns)

in America

... della ...

... del ...

... di ...

... di ...

CONCLUSIONI

... della ...

... della ...


... della ...

... della ...

Velocizzazione della fase alfa (275 ns.)

La velocizzazione della fase alfa é ottenuta in due modi:

- Invio del segnale di via Memoria WBCO in anticipo di 225 ns, si ottiene cosí la contemporaneitá del ciclo di memoria con il ciclo di incremento o decremento dell'indirizzatore.
- Termine della fase alfa (RESET ALFAO) con 50 ns di anticipo.
- Invio del segnale di memoria (WBCO)



THEORY OF THE EARTH

THEORY OF THE EARTH

THEORY OF THE EARTH

THEORY OF THE EARTH

THEORY OF THE EARTH


THEORY OF THE EARTH

THEORY OF THE EARTH


THEORY OF THE EARTH



THEORY OF THE EARTH



GENERAZIONE WBCOM
SU CPU 13.



GENERAZIONE
WBCOM SU
CPU 13 VELOC.

10000
10

10000



10000
10000



10000

10000

10000

10000

10000

10000

10000

- L'invio alla Memoria di WBC0 é generato da un multiplexer abilitato dai seguenti segnali: (DISL 101)

TR05N = 0 microistruzione con Memoria

TR000 = 1 microistruzione con incremento o decremento.

R0120 = 1 microistruzione a parallelismo 8 BIT.

R0140 = 1 microistruzione a parallelismo 16 BIT.

Nella fase alfa questi segnali hanno la seguente configurazione :

TR000 = 1	} 8° INGRESSO DEL MULTIPLEXER
R0140 = 1	
R0120 = 1	
TR05N = 0	

E permettono il passaggio del FF GWBC0. (DISL 101) GWEC0 é generato da T001 225 ns prima di CP00 (DISL 100).

La nascita di WBC0 pone in SET il FF RIME0, il quale con la nascita di CP00, abilita il SET BL020 bloccando la temporizzazione (DISL 150).

- TERMINE DELLA FASE ALFA.

Il reset del FF ALFA0 é in anticipo di 50 ns. perché il SET DEL FF FAR00, é collegato al clock OSC10, cioè all'oscillatore non bloccato.

THE SECRETARY OF THE
TREASURY

WASHINGTON, D. C.

1917

TO THE HONORABLE CHIEF OF BUREAU

OF THE BUREAU OF THE CURRENCY

AND TO THE HONORABLE CHIEF OF BUREAU

OF THE MINT AND MASTERS OF THE MINT

AND TO THE HONORABLE CHIEF OF BUREAU


OF THE MINT AND MASTERS OF THE MINT

RECEIVED BY THE BUREAU OF THE CURRENCY
ON THE 12TH DAY OF JANUARY 1917
AT THE BUREAU OF THE CURRENCY
WASHINGTON, D. C.

THE SECRETARY OF THE

TREASURY

TEMPORIZZAZIONE DELLA FASE ALFA



SECRET



SECRET
100-100000
100-100000
100-100000
100-100000

- Velocizzazione della fase Beta (microistruzioni a parallelismo 16 BIT).

- La velocizzazione di questa fase é ottenuta inviando WBC0 (via memoria) in anticipo di 225 ns. da CP00.

La realizzazione é la stessa della fase alfa. (7° INGRESSO MULTIPLEXER.

- Velocizzazione della fase Beta (microistruzioni a parallelismo 8 BIT).

Ciò é realizzato mandando il segnale WBC0 200 ns. in anticipo 50 CP00.

- In questa fase attraverso il multiplexer passa il segnale GWBC1, generato da GWBC0 200 ns. in anticipo (DISL 101-100).

Il passaggio di GWBC1 é permesso dalla seguente configurazione.

TR000 = 1

R0140 = 0

R0120 = 1

TR05N = 0

6° INGRESSO MULTIPLEXER

1. The first part of the report

2. The second part of the report

3. The third part of the report

4. The fourth part of the report


5. The fifth part of the report

6. The sixth part of the report

7. The seventh part of the report

8. The eighth part of the report

TEMPORIZZAZIONE IN FASE β (con parallelismo 16 BIT)



CONFIDENTIAL

SECRET

1. The purpose of this document is to provide information on the status of the project.

2. The project is currently in the planning stage and is expected to be completed by the end of the year.

3. The project is being managed by the Project Manager and is being funded by the Department of Defense.


4. The project is being implemented in a phased manner and is expected to be completed by the end of the year.

5. The project is being implemented in a phased manner and is expected to be completed by the end of the year.

6. The project is being implemented in a phased manner and is expected to be completed by the end of the year.

CONFIDENTIAL

TEMPORIZZAZIONE IN FASE β (con parallelismo 8 BIT)



- In tutte le fasi Beta delle microistruzioni con lettura senza incremento o decremento, e nelle microistruzioni di scrittura in Memoria il WBC0 é generato dal CP00: (DISL 101)

L'ABILITAZIONE DEL MULTIPLEXER SARA':

DA

A

TR000 = $\emptyset$

TR000 = $\emptyset$

R0140 = $\emptyset$

R0140 = $\emptyset$

R0120 = $\emptyset$

R0120 = 1

TR05N = $\emptyset$

TR05N = $\emptyset$

passeranno dal 1° al 5° ingresso. (CP00)

1. The first part of the report is a general introduction to the subject of the study. It discusses the importance of the problem and the objectives of the research. The second part of the report is a detailed description of the methods used in the study. This includes a description of the experimental design, the data collection procedures, and the statistical methods used to analyze the data. The third part of the report is a discussion of the results of the study. This includes a description of the findings, a comparison of the results with previous research, and a discussion of the implications of the findings. The final part of the report is a conclusion and a list of references.

2. The first part of the report is a general introduction to the subject of the study. It discusses the importance of the problem and the objectives of the research. The second part of the report is a detailed description of the methods used in the study. This includes a description of the experimental design, the data collection procedures, and the statistical methods used to analyze the data. The third part of the report is a discussion of the results of the study. This includes a description of the findings, a comparison of the results with previous research, and a discussion of the implications of the findings. The final part of the report is a conclusion and a list of references.

3. The first part of the report is a general introduction to the subject of the study. It discusses the importance of the problem and the objectives of the research. The second part of the report is a detailed description of the methods used in the study. This includes a description of the experimental design, the data collection procedures, and the statistical methods used to analyze the data. The third part of the report is a discussion of the results of the study. This includes a description of the findings, a comparison of the results with previous research, and a discussion of the implications of the findings. The final part of the report is a conclusion and a list of references.

2.1 NUOVE MICRO ISTRUZIONI

NO	NOME	OPERANDO 1	OPERANDO 2	COD. E SAD.	REGISTRO	DESCRIZIONE	DEVIATORI			CROM	TROM	VROM B A	FLUSSO DI FUNZIONAMENTO	
							D 1000	D 1010	D 1020					
1	ADLL	L(X)	LY	CEXY	CE(X)(Y)	SOMMA $[A(X) + B(Y) + D 100]$ deposita il risultato in A(X)	riporto dopo il 16° BIT		riporto dopo il 12° BIT	9371	43	18		β_1
						SOMMA $[A(Y) + B(X) + D1000]$ deposita il risultato in B(X) e posiziona i deviatori.				5377	5C	18		β_2
2	AZL	L(X)		FE(X)F	FE(X)F	AZZERA 16 BIT del registro lungo (X)				389F	1F	18		
3	COINA	A(X)		B5(X)F	B5(X)F	Complemento a 2 del contenuto di A(X)				A17F	03	18	Complemento RA -> UA -> NA -> BA -> RA	β_1
										817F	13	18	+1 RA -> UA -> NA -> BA -> BA	β_2
4	COINB	B(X)		E3(X)F	E3(X)F	Complemento a 2 del contenuto di B(X)				759F	0C	18	Complemento RB -> UA -> NB -> BB -> RB	β_1
										5B5F	1C	30	+1 RB -> UB -> NB -> BB -> RB	β_2
5	COMPA	A(X)		80(X)F	80(X)F	Complemento del contenuto di A(X)				A17F	13	18	Complemento RA -> UA -> NA -> BA -> RA	
6	COMPB	B(X)		81(X)F	81(X)F	Complemento del contenuto di B(X)				759F	1C	18	Complemento RB -> UA -> NB -> BB -> RB	
7	COMPL	L(X)		84(X)F	84(X)F	Complemento del contenuto del registro lungo (X)				A17F	03	18	Complemento RA -> UA -> NA -> BA -> RA	β_1
										759F	1C	18	Complemento RB -> UA -> NB -> BB -> RB	β_2
8	DEL	LX		CD(X)8	CD(X)8	Invia sugli ECD più significativi (ECD8-4F) il contenuto del registro B(X) con ECOT				2B6F	00	78	ECOT RB -> UB -> NB -> BB -> EPD8-4F	β_1
						Carica sul registro B(X) il contenuto del BUS EPT0-7 e sul registro A(X) il contenuto del BUS EPD0-7				3FDF	1F	30	EPT0-7 -> NB -> BB -> RB EPD0-7 -> NA -> BA -> RA	β_2
9	EDAT	AX		F4(X)8	F4(X)8	Carica sul registro A(X) il contenuto del BUS EPD0-7 ed emette ECOT				BFFF	03	E6	EPD0-7 -> NA -> BA -> RA	β_1
										FFEF	10	03	Emette ECOT	β_2
10	EDBT	BX		F2(X)8	F2(X)8	Carica sul registro B(X) il contenuto del BUS EPD0-7 ed emette ECOT				7FFF	0C	E6	EPD0-7 -> NA -> BB -> RB	β_1
										FFEF	10	03	Emette ECOT	β_2

NO	NOME	OPERANDO 1	OPERANDO 2	COD. E SAD	REGISTRO	DESCRIZIONE	DEVIATORI			CROM	TROM	VROM	FLUSSO DI FUNZIONAMENTO
							D1000	D1010	D1020				
11	EDTL	L(X)		AA(X)8	AA(X)8	Carica nel registro B(X) il contenuto del BUS EPTO +7 e nel registro A(X) il contenuto del BUS EPDO +7				3FDF	1F	06	EPTO + 7 → NE → PB → RB EPDO + 7 → NA → PA → RA
12	INC20	D(X)	L(Y)	A4(X)(Y)	A4(X)(Y)	Incrementa di 2 il contenuto di L(Y) se il deviatore D(X) è a zero. Il valore di (X) è dato dai tre BIT + significativi di 2, il BIT meno significativo di 2 è a zero.				C14B	0F	60	RA → UA → NA → BA → RA RB → UA → NB → BB → RB β_1
										C14B	1F	60	RA → UA → NA → BA → RA RB → UB → NB → BB → RB β_2
13	INC21	D(X)	L(Y)	A4(X)(Y)	A4(X)(Y)	Incremento di 2 il contenuto di L(Y) se il deviatore D(X) è a 1. Il valore di (X) è dato dai tre BIT + significativi di 2, il BIT meno significativo di 2 è a 1.				C14B	0F	60	RA → UA → NA → BA → RA RB → UB → NB → BB → RB β_1
										C14B	11	60	RA → UA → NA → BA → RA RB → UB → NB → BB → RB
14	INTOF			BD21	BD21	Blocca le microinterruzioni di livello 3A (EPRA) livello 3B (EPRB) e caduta tensione (EMA4)				FFEA	10	1F	viene emesso solo il comando.
15	INTON			BD20	BD20	Riabilita le micro Interruzioni di livello 3A (EPRA) livello 3B (EPAB) e caduta tensione (EMA4)				FFEA	10	1F	viene emesso solo il comando
16	SLDL	L(X)		F3(X)1	F3(X)1	I 16 BIT contenuti nel registro L(X) sono shiftati verso destra di una posizione. Il contenuto del D100 entra nella posizione più significativa. Il BIT meno significativo viene caricato nel D100.				6A31	4C	18	RB → UA → NA → BB → RB D100 → D100 β_1
										BE31	53	18	RA → UA → NA → BA → RA D100 → D100 β_2
17	SLSL	L(X)		DC(X)1	DC(X)1	I 16 BIT contenuti nel registro L(X) sono shiftati verso sinistra di una posizione. Il contenuto di D100 entra nella posizione meno significativa. Il BIT più significativo viene caricato nel D100.				3E71	43	18	RA → UA → NA → BA → RA D100 → D100 β_1
										2A71	5C	18	RB → UA → NA → BB → RB D100 → D100 β_2
18	ZMB	M(X)		AC(X)F	AC(X)F	Azzeramento del byte di memoria, indirizzato dal contenuto del registro M(X)				3FFF	A0	2C	RA → BC → MEMORIA β_1
										F89F	10	00	UA → NA → BA NB → BB } ECD → MEM. β_2
19	ZMW	M(X)		C1(X)F	C1(X)F	Azzeramento dei 16 BIT (word) di memoria indirizzati dal contenuto del registro M(X)				3FFF	A0	2C	RA → BC → MEM. β_1
										F89F	10	00	UA → NA → BA NB → BB } ECD → MEM. β_2

SUDDIVISIONE DELLA MICROISTRUZIONI PER FUNZIONI

Microistruzioni	NOME	OPERAN DO 1	OPERAN DO 2	COD E SAD.	DESCRIZIONE
Microistruzioni Aritmetiche	ADLL	L(X)	L(Y)	CEXY	Somma [AX + BY + D100] con risultato in AX Somma [BY + BX + D100] con risultato in BX posiziona i deviatori.
	ZMB	M(X)		AC(X)F	Azzera il Byte di memoria indirizzato da M(X)
Microistruzioni con Memoria	ZMW	M(X)		C1(X)F	Azzera la word di memoria indirizzata da M(X)
	SLDL	L(X)		F3(X)1	Shift a destra di Lx. D100 entra nel BIT, significativo, il BIT meno significativo entra in D100.
Microistruzioni di Shift	SLSL	L(X)		DC(X)1	Shift a sinistra di Lx. D100 entra nel BIT meno significativo entra in D100.
	INC20	D(X)	L(Y)	A4(X)(Y)	Incrementa di 2 il contenuto di LY se D(X) è a zero.
Microistruzioni di Incremento condi- zionato.	INC21	D(X)	L(Y)	A4(X)(Y)	Incrementa di 2 il contenuto di Lx se D(X) è a 1.
	AZL	L(X)		FE(X)F	Azzeraimento del registro L(X).
Microistruzioni tra GCP → RE- GISTRI	DEL	L(X)		CD(X)8	INVVA su ECD 9 + F il contenuto del regi- stro Bx con ECOT. Carica nel registro Bx il Bus EPT e sul Registro Ax il Bus EPD.
	EDAT	A(X)		F4(X)3	Carica nel registro Ax il contenuto del Bus EPD ed emette ECOT.
	EDBT	B(X)		F2(X)8	Carica nel registro Bx il contenuto del Bus EPD ed emette ECOT.
	EDTL	L(X)		AA(X)8	Carica nel Registro Ax il Bus EPT, nel re- gistro Bx il Bus EPD ed emette ECOT.
Microistruzioni di comando	INTOF			BD21	Blocca le microinterruzioni di livello 3 - EPRA - FPRB - EMA4 (caduta tensione)
	INTON			BD20	Riabilita le micro interruzioni di livello 3 - EPRA - EPRB - EMA4 (caduta tensione)
Microistruzioni di complemento	COINA	A(X)		B5(X)F	Complemento A 2 del contenuto di AX
	COINB	B(X)		E3(X)F	Complemento A 2 del contenuto di BX
	COMPA	A(X)		30(X)F	Complemento del contenuto di AX
	COMPB	B(X)		81(X)F	Complemento del contenuto di BX
	COMPL	L(X)		34(X)F	Complemento del contenuto di LX


DATE	DESCRIPTION	AMOUNT	CHECK NO.	ACCOUNT
10/1/50	10/1/50	100.00	100	100
10/2/50	10/2/50	100.00	101	100
10/3/50	10/3/50	100.00	102	100
10/4/50	10/4/50	100.00	103	100
10/5/50	10/5/50	100.00	104	100
10/6/50	10/6/50	100.00	105	100
10/7/50	10/7/50	100.00	106	100
10/8/50	10/8/50	100.00	107	100
10/9/50	10/9/50	100.00	108	100
10/10/50	10/10/50	100.00	109	100
10/11/50	10/11/50	100.00	110	100
10/12/50	10/12/50	100.00	111	100
10/13/50	10/13/50	100.00	112	100
10/14/50	10/14/50	100.00	113	100
10/15/50	10/15/50	100.00	114	100
10/16/50	10/16/50	100.00	115	100
10/17/50	10/17/50	100.00	116	100
10/18/50	10/18/50	100.00	117	100
10/19/50	10/19/50	100.00	118	100
10/20/50	10/20/50	100.00	119	100
10/21/50	10/21/50	100.00	120	100
10/22/50	10/22/50	100.00	121	100
10/23/50	10/23/50	100.00	122	100
10/24/50	10/24/50	100.00	123	100
10/25/50	10/25/50	100.00	124	100
10/26/50	10/26/50	100.00	125	100
10/27/50	10/27/50	100.00	126	100
10/28/50	10/28/50	100.00	127	100
10/29/50	10/29/50	100.00	128	100
10/30/50	10/30/50	100.00	129	100
10/31/50	10/31/50	100.00	130	100

3.1 Scelta dell'indirizzo di caricamento delle microistruzioni al RESET (indirizzo 8000 oppure C000)

- Questa prestazione é realizzata tramite due ponticelli, che permettono di realizzare le seguenti ~~INDIRIZZI~~ **PREDISPOSIZIONI**

	INDIRIZZO		
Micro Prog. LIVELLO 3 (RESET)	8000	OFF	
Micro Prog. LIVELLO 2	82XX	ON	
Micro Prog. LIVELLO 1	81XX		

PIASTRA UC020
pos. L03

	INDIRIZZO			
Micro Prog. LIVELLO 3 (RESET)	C000	OFF		
Micro Prog. LIVELLO 2	C2XX	ON		
Micro Prog. LIVELLO 1	C1XX			

PIASTRA UC020
pos. L-03

PIASTRA UC020
pos. L03

Il presente documento è riservato ai soli
destinatari e non deve essere diffuso

La presente è una copia non ufficiale
del documento originale e non ha valore

INVIATO

INVIATO PER LIVELLO 3 (RETT)

05XX

INVIATO PER LIVELLO 2

01XX

INVIATO PER LIVELLO 1

INVIATO

INVIATO PER LIVELLO 3 (RETT)

05XX

INVIATO PER LIVELLO 2

01XX

INVIATO PER LIVELLO 1

1.1 MICRO INTERRUZIONI INTERNE ASINCRONE.

Nella CPU 19 M le microinterruzioni di Livello 3 sono:

Tipo	Descrizione	Segnale di richiesta	Segnale memorizzato	Priorità	DISL 600
Microinterruzioni interne asincrone	CADUTA TENSIONE	VTENN *	EMA40		C7
	CHECK DI MEMORIA (parity CHECK)	ERPAO	EMA30		C4
	INDIRIZZO FUORI MEMORIA	INVVN	EMA20		A7
Microinterruzioni esterne	LIVELLO 3A	EPRAN *	EMRAN		M2
	LIVELLO 3B	EPRBN *	EMRSN		L2
Microinterruzione interna sincrona	Microistruzione COM1	CE11N	EMPGO		A4

• Le microinterruzioni EMA4N - EPRA - EPRB - sono bloccate dal FF INOFO = 1 (DISL 601).

Il FF INOFO è posto in SET dalla Microistruzione INTO F che genera
 ed è posto in RESET dalla microistruzione INTON

CE 120 - SEOFN.
RO 000

CE 120 - REOFN.
R000N


UNITED STATES DEPARTMENT OF AGRICULTURE
 BUREAU OF PLANT INDUSTRY
 WASHINGTON, D. C.

PLANT		CULTIVAR		VARIETY	
1	2	3	4	5	6
7	8	9	10	11	12
13	14	15	16	17	18
19	20	21	22	23	24

PLANT INDUSTRY
 BUREAU OF PLANT INDUSTRY
 WASHINGTON, D. C.

La logica di decodifica della priorità, alle microinterruzioni di Livello 3, è realizzata sui fogli logici 600 e 602.
Si riporta la tavola della verità di questa rete logica.

DISL 600 M3

PRIORITA' L3 MIN  MAX	INGRESSI	EPR2N	X	X	X	X	X	X	0	1
		EPR2N	X	X	X	X	X	X	0	1
		EMPGN	X	X	X	X	X	0	1	1
		EMRBN	X	X	X	X	0	1	1	1
		EMRAN	X	X	X	0	1	1	1	1
		EMA2N	X	X	0	1	1	1	1	1
		EMA3N	X	0	1	1	1	1	1	1
		EMA4N	0	1	1	1	1	1	1	1
		ABILIT.	0	0	0	0	0	0	0	0
		USCITE	PES00	0	1	0	1	0	1	0
PES01	0		0	1	1	0	0	1	1	
PES02	0		0	0	0	1	1	1	1	
EPO00	1		1	1	1	1	1	1	0	
Consensi alle microinterruzioni DISL 600 G 9	ICTEN	0	1	1	1	1	1	1	1	
	ICPAN	1	0	1	1	1	1	1	1	
	ICMEN	1	1	0	1	1	1	1	1	
	ECCAN	1	1	1	0	1	1	1	1	
	ECCBN	1	1	1	1	0	1	1	1	
	ICOON	1	1	1	1	1	0	1	1	

- I segnali EPR2N e le ultime 2 configurazioni servono ad abilitare il SET ed il RESET del FF Liv 14 nei Livelli 2-3-4.

Risposta sul BUS nome DISL 602 A7-G7

EX07	EX06	EX05	EX04	EX03	EX02	EX01	EX00
X	X	X	X	1	0	1	1
X	X	X	X	0	1	1	1
X	X	X	X	0	0	1	1
X	X	X	X	X	X	0	X
X	X	X	X	X	X	0	X
X	X	X	X	0	0	1	0

Durante le microinterruzioni EPRA-EPRB gli altri BIT del BUS nome sono caricati dalla risposta del GOP.

